国产精品天干天干,亚洲毛片在线,日韩gay小鲜肉啪啪18禁,女同Gay自慰喷水

歡迎光臨散文網 會員登陸 & 注冊

Verilog基礎之二、加法器實現(xiàn)

2023-06-06 22:07 作者:行中悟_悟中行  | 我要投稿

一、加法器

????算術運算中,加法是最為基礎的運算,其他運算從計算機實現(xiàn)的角度來看,本質上也都可由加法運算來實現(xiàn)。加法器根據是否考慮進位分為半加器和全加器,半加器做加法時不會將進位考慮到加法運算中,但運算結果中會保留運算的進位結果。

二、加法器實現(xiàn)

????設計2個4位數的加法器,包括全加器和半加器,同時分別采用always和assign語句來實現(xiàn),

設計代碼

測試代碼

三、結果

3.1 綜合結果

全加器的輸入中加入了進位ci

半加器中輸入未考慮進位ci

3.2 仿真結果

在第一個紅框出,進位ci從0變成1,可看到全加器的輸出sum變成2,半加器的輸出sum_half無變化,第二個紅框15ns處,d1從0變成1,此時sum和sum_half都加1。第3個紅框25ns處,d1從1變成4'b1111,d2為4’b0001,全加器和半加器的進位輸出co,co_half都為1。


Verilog基礎之二、加法器實現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
兴安盟| 甘德县| 广德县| 新安县| 普洱| 通化市| 巩留县| 重庆市| 岳阳县| 安福县| 汝城县| 长海县| 虞城县| 女性| 宁都县| 苍溪县| 扎囊县| 唐海县| 东乌珠穆沁旗| 进贤县| 天峨县| 丹凤县| 彝良县| 阳朔县| 得荣县| 舒城县| 广昌县| 上栗县| 扶风县| 旺苍县| 亚东县| 百色市| 溆浦县| 香格里拉县| 油尖旺区| 新竹市| 雷州市| 兖州市| 图们市| 沾益县| 浦东新区|