CPU 是整個SoC芯片的核心IP，可以運行操作系統(tǒng)和驅(qū)動軟件，用于控制各個IP進行交互。

DMA：直接存儲讀寫，可以實現(xiàn)存儲器到存儲器的數(shù)據(jù)讀寫操作，或者IP接口到存儲器的數(shù)據(jù)讀寫操作。

Ext SRAM：是一個接口IP，外部可以連接SRAM存儲器，用于程序的運行。

Nand Flash Controller：是一個接口IP，外接Nand Flash，比如手機上常見的64G存儲空間，用于存儲各類數(shù)據(jù)。

SD Controller：是一個接口IP，是SD memory的接口，可以通過SD通信協(xié)議傳輸數(shù)據(jù)，常見的數(shù)碼項目存儲卡，就是SD接口。

SD host：是一個master接口，外接SD slave設備。

USB：是一個slave接口，類似于USB接口的U盤。

AHB Pflash：是片內(nèi)的存儲體，programming flash 存儲體，類似于PC的硬盤，可以存放操作系統(tǒng)，驅(qū)動軟件和應用軟件。

AHB SRAM：是片內(nèi)的內(nèi)存，CPU上電之后，PC指針從Pflash將程序搬運到SRAM中，SRAM主要是執(zhí)行程序運行，類似于PC的內(nèi)存功能。

AHB-Bridge-APB：是ARM公司是的AMBA 2.0 總線協(xié)議。

System Controller：用于產(chǎn)生系統(tǒng)的時鐘和復位信號。

SPI、IIC、UART是低速串行通信外設接口，可以外接各類傳感器，進行數(shù)據(jù)傳輸。

OSC：晶振，產(chǎn)生穩(wěn)定時鐘。

PLL：鎖相環(huán)，用來分頻、倍頻。

FFT：快速傅里葉變換。

數(shù)字IC設計流程：1.確定項目需求：指定芯片的具體指標。2.系統(tǒng)級設計：用系統(tǒng)建模語言對各個模塊描述。3.前端設計：RTL設計、RTL仿真、硬件原型驗證、電路綜合。4.后端設計：版圖設計、物理驗證、后仿真。

邏輯綜合就是把設計實現(xiàn)的RTL代碼映射到特定的工藝庫上，輸出成門級網(wǎng)表Netlist。邏輯綜合需要基于特定的綜合庫，不同的庫中，門電路基本標準單元（standard cell）的面積，時序參數(shù)是不一樣的。邏輯綜合工具：Synopsys: Design Compiler (DC).

?

形式驗證是從功能上（STA是時序上）對綜合后的網(wǎng)表進行驗證，常用的就是等價性檢查（Equivalence Check ）方法，以功能驗證后的HDL設計為參考，對比綜合后的網(wǎng)表性能，它們是否在功能上存在等價性。這樣做是為了保證在邏輯綜合過程中沒有改變原先HDL描述的電路功能。形式驗證工具：Cadence: Conformal, Synopsys: Formality。

?

靜態(tài)時序分析（STA），這也屬于驗證范疇，它主要是在時序上對電路進行驗證，檢查電路是否存在建立時間（setup time）和保持時間（hold time）的違例（violation）。靜態(tài)時序分析工具：Cadence: Tempus, Synopsys: Prime Time(PT)。TCL Script。STA timing滿足，得到最終Netlist。套用特定的時序模型（Timing Model），針對特定電路分析其是否違反設計者給定的時序限制（Timing Constraint）。