在學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)與FPGA的時(shí)候，受到圖像處理與柔性電子皮膚的啟發(fā)，想要將圖像與外骨骼相結(jié)合，達(dá)到降本增效的效果。

主題框圖

1. 圖像采集與控制

   ? ? ? ? 此模塊采用的是采用數(shù)據(jù)流處理的方式實(shí)現(xiàn)設(shè)計(jì)，攝像頭首先對像素?cái)?shù)據(jù)進(jìn)行采集，將采集后的數(shù)據(jù)進(jìn)行傳輸給FPGA，由FPGA對像素?cái)?shù)據(jù)進(jìn)行算法計(jì)算，數(shù)據(jù)分析，結(jié)果比對，最后，通過顯示器對數(shù)據(jù)進(jìn)行輸出。

   ? ? ? ?

效果：

https://www.bilibili.com/video/BV1Qh411z7Dv/?spm_id_from=333.788.recommend_more_video.0&;vd_source=4a411c60a028970e914d351e03f79f61

網(wǎng)絡(luò)傳輸模塊

????FPGA側(cè)主要功能為建立TCP的server，PC端client和FPGA側(cè)連接之后，F(xiàn)PGA端將以8B為數(shù)據(jù)單位，從0-ff_ff_ff_ff _ff_ff_ff_ff向PC端發(fā)送數(shù)據(jù)，PC端接收為軟件工程師側(cè)的socket接口。測試中FPGA側(cè)MAC為0708090a0b0c，ip為192.168.1.254，PC側(cè)MAC為00_0E_C6_7B_CE_89,ip為192.168.1.100。

數(shù)據(jù)包長度為1460（純數(shù)據(jù)部分）

測試功能OK的情況下，目前最優(yōu)傳輸平均速度為670Mb/S

傳輸過程

?1.數(shù)據(jù)生成：

????

2.報(bào)文發(fā)送

發(fā)送部分取決于兩個(gè)寄存器：state_tx，為tx報(bào)文的小狀態(tài)機(jī)，trans_type為發(fā)送類型的指示

State_tx分為：空閑、發(fā)送報(bào)文頭部、發(fā)送報(bào)文數(shù)據(jù)部分、發(fā)送重發(fā)報(bào)文4種類型

trans_type分為：無數(shù)據(jù)部分頭，無數(shù)據(jù)部分應(yīng)答，有數(shù)據(jù)部分,重發(fā)4種類型

3.報(bào)文接收

輸入tcp_server模塊的報(bào)文信號為：

din_vld 輸入數(shù)據(jù)有效

din??? 輸入數(shù)據(jù)

din_eop輸入報(bào)文的最后一個(gè)字節(jié)

din_sop輸入報(bào)文的第一個(gè)字節(jié)? ? ? ? ? ? ? ? ? ? ? ? ? ?;

rx_din將數(shù)據(jù)拼接之后，如果數(shù)據(jù)部分有效則寫入fifo,否則寫到rx_head寄存器