本題鏈接：

https://hdlbits.01xz.net/wiki/Sim/circuit5

這是一個(gè)組合電路。 閱讀仿真波形來(lái)確定電路的作用，然后實(shí)現(xiàn)它。

仿真1

仿真2

題目

答案

輸出波形

未知電路

未知電路

case 語(yǔ)句是一種多路條件分支的形式，可以解決 if 語(yǔ)句中有多個(gè)條件選項(xiàng)時(shí)使用不方便的問(wèn)題。case 語(yǔ)句支持嵌套使用。case 語(yǔ)句中的條件選項(xiàng)表單式不必都是常量，也可以是 x 值或 z 值。當(dāng)多個(gè)條件選項(xiàng)下需要執(zhí)行相同的語(yǔ)句時(shí)，多個(gè)條件選項(xiàng)可以用逗號(hào)分開(kāi)，放在同一個(gè)語(yǔ)句塊的候選項(xiàng)中。但是 case 語(yǔ)句中的 x 或 z 的比較邏輯是不可綜合的，所以一般不建議在 case 語(yǔ)句中使用 x 或 z 作為比較值。

參考內(nèi)容：

4.6 Verilog 多路分支語(yǔ)句 | 菜鳥(niǎo)教程：

https://www.runoob.com/w3cnote/verilog-case.html