本題鏈接：

https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5a

你要設計一個單輸入、單輸出串行?2 的補碼?Moore 型狀態(tài)機。 從數字的最低有效位開始，輸入 (x) 是串行位，輸出 (Z) 是輸入的 2 的補碼。 機器將能夠接受任意長度的輸入數字。 該電路需要異步復位。 轉換在釋放復位時開始，在復位時停止。

例如：

題目

答案

輸出波形

有限狀態(tài)機（Finite-State Machine，F(xiàn)SM），簡稱狀態(tài)機，是表示有限個狀態(tài)以及在這些狀態(tài)之間的轉移和動作等行為的數學模型。狀態(tài)機不僅是一種電路的描述工具，而且也是一種思想方法，在電路設計的系統(tǒng)級和 RTL 級有著廣泛的應用。

Verilog 中狀態(tài)機主要用于同步時序邏輯的設計，能夠在有限個狀態(tài)之間按一定要求和規(guī)律切換時序電路的狀態(tài)。狀態(tài)的切換方向不但取決于各個輸入值，還取決于當前所在狀態(tài)。狀態(tài)機可分為 2 類：Moore?狀態(tài)機和?Mealy?狀態(tài)機。

Moore 型狀態(tài)機

Moore 型狀態(tài)機的輸出只與當前狀態(tài)有關，與當前輸入無關。

輸出會在一個完整的時鐘周期內保持穩(wěn)定，即使此時輸入信號有變化，輸出也不會變化。輸入對輸出的影響要到下一個時鐘周期才能反映出來。這也是 Moore 型狀態(tài)機的一個重要特點：輸入與輸出是隔離開來的。

參考內容：

6.3 Verilog 狀態(tài)機?| 菜鳥教程：

https://www.runoob.com/w3cnote/verilog-fsm.html