復旦大學陳遲曉《計算機與智能處理器體系結(jié)構(gòu) AI-Core and RISC A
這里的寫回操作為什么不使用DCM的輸出而要使用DFF1的輸出？這樣對于Load指令的寫回操作和MEM RD之間會有一個空閑cycle，而且會導致R2的寫回和MAC的寫回會發(fā)生在同一個cycle
這里雖然增加了一個stage變?yōu)榱?個，相當于5級流水，但其本質(zhì)上是因為在Load-Mac指令中增加了一個操作，而不是將原來的single cycle的操作劃分成了5步，因此頻率并沒有增加到500MHz，而是繼續(xù)保持在400MHz
標簽：
