HDLBits (88) — D觸發(fā)器
2022-03-28 00:06 作者:僚機Wingplane | 我要投稿
本題鏈接：
https://hdlbits.01xz.net/wiki/Exams/m2014_q4b
實現(xiàn)以下電路：
題目
答案
順序塊用關鍵字 begin 和 end 來表示。
順序塊中的語句是一條條執(zhí)行的。當然，非阻塞賦值除外。
順序塊中每條語句的時延總是與其前面語句執(zhí)行的時間相關。
參考內容：
4.4 Verilog 語句塊?| 菜鳥教程：
https://www.runoob.com/w3cnote/verilog-statements-block.html
標簽：
