本題鏈接：

https://hdlbits.01xz.net/wiki/Gates100

在[99:0]中構(gòu)建一個具有100位輸入的組合電路。

有3項(xiàng)輸出:

• out_and:輸出100位輸入的與門。

• out_or: 輸出100位輸入的或門。

• out_xor:輸出100位輸入的異或門。

題目

提示:

歸約運(yùn)算符在這里很有用。

答案

輸出波形

與門測試

或門和異或門測試

歸約操作符包括：歸約與（&），歸約與非（~&），歸約或（|），歸約或非（~|），歸約異或（^），歸約同或（~^）。

歸約操作符只有一個操作數(shù)，它對這個向量操作數(shù)逐位進(jìn)行操作，最終產(chǎn)生一個 1bit 結(jié)果。

邏輯操作符、按位操作符和歸約操作符都使用相同的符號表示，因此有時(shí)候容易混淆。區(qū)分這些操作符的關(guān)鍵是分清操作數(shù)的數(shù)目，和計(jì)算結(jié)果的規(guī)則。

參考資料：

2.4?Verilog 表達(dá)式 | 菜鳥教程：

https://www.runoob.com/w3cnote/verilog-expression.html