【計(jì)算機(jī)基礎(chǔ)Ep20】唐朔飛計(jì)算機(jī)組成原理教材梳理（九）
2023-03-11 21:29 作者:躺坑老碧的學(xué)習(xí)瞎記 | 我要投稿
第三章 系統(tǒng)總線
3.4總線結(jié)構(gòu)
分類：通?？煞譃閱慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)兩種。
3.4.1單總線結(jié)構(gòu)
結(jié)構(gòu)：將CPU、主存、I/O設(shè)備都掛在一組總線上，允許I/O設(shè)備之間、I/O設(shè)備與CPU之間或I/O設(shè)備與主存之間之間交換信息。
3.4.2多總線結(jié)構(gòu)
包括：
雙總線結(jié)構(gòu)：將速度較低的I/O設(shè)備從單總線上分離出來(lái)，形成主存總線與I/O總線分開(kāi)的結(jié)構(gòu)；
三總線結(jié)構(gòu)：處理器與Cache之間有一條局部總線，它將CPU與Cache或與更多的局部設(shè)備連接；
四總線結(jié)構(gòu)：又增加了一條與計(jì)算機(jī)系統(tǒng)緊密相連的高速總線。
3.4.3總線結(jié)構(gòu)舉例
改進(jìn)——
ISA或EISA總線：出現(xiàn)總線數(shù)據(jù)傳輸?shù)钠款i；
VL-BUS總線：提高數(shù)據(jù)傳送速率，很難支持功能更強(qiáng)的CPU；
PCI總線：支持更多的高速運(yùn)行設(shè)備，具有即插即用的特性；
多層結(jié)構(gòu)：PCI總線驅(qū)動(dòng)能力不足時(shí)，采用多層結(jié)構(gòu)。
