一、概述??

實(shí)時(shí)調(diào)度的優(yōu)先級(jí)比普通進(jìn)程高，相應(yīng)的static_prio值總是比普通進(jìn)程低。

• rt_task：宏通過(guò)檢測(cè)其優(yōu)先級(jí)來(lái)證實(shí)給定進(jìn)程是否是實(shí)時(shí)進(jìn)程

• task_has_rt_policy：檢測(cè)進(jìn)程是否是關(guān)聯(lián)到實(shí)時(shí)調(diào)度策略

• SCHED_FIFO：沒(méi)有時(shí)間片，先進(jìn)先出，在被調(diào)度器選擇后，可以運(yùn)行任意長(zhǎng)時(shí)間。

• SCHED_RR：沒(méi)有時(shí)間片，其值在進(jìn)程運(yùn)行時(shí)會(huì)減少，就像普通進(jìn)程一樣。在所有的時(shí)間段都到期后，則該值重置為初始值，而進(jìn)程則置于隊(duì)列末尾。這確保了在有幾個(gè)優(yōu)先級(jí)相同的SCHED_RR進(jìn)程情況下，它們總是依次執(zhí)行

  ##最近英偉達(dá)的新款A(yù)I芯片出來(lái)了，只能說(shuō)心痛，顯卡并行計(jì)算太強(qiáng)，在算力和AI上必將得到大用，可惜了，我們這些人又要看落后英文芯片文檔了。--審核員為難我們，我們只能寫(xiě)一些閹割版的文獻(xiàn)技術(shù)給你們，你們?cè)谌ゲ录夹g(shù)（狗頭）##

sched_rt_entity{...}:實(shí)時(shí)調(diào)度實(shí)體（結(jié)構(gòu)體）

rt_sched_class{...}:實(shí)時(shí)調(diào)度類(lèi)（實(shí)現(xiàn)）

結(jié)構(gòu)體包含關(guān)系
rt ->rt_rq ->rt_prio_array

調(diào)度器操作：

周期調(diào)度：