国产精品天干天干,亚洲毛片在线,日韩gay小鲜肉啪啪18禁,女同Gay自慰喷水

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)

2023-06-25 21:23 作者:行中悟_悟中行  | 我要投稿

一、前言

????計(jì)數(shù)器是較為基礎(chǔ)的邏輯,很多其他邏輯可依靠計(jì)數(shù)器實(shí)現(xiàn),如控制器,分頻。原理為通過統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)來輸出計(jì)數(shù)值。

二、工程設(shè)計(jì)

2.1?設(shè)計(jì)代碼

工程設(shè)計(jì)以計(jì)數(shù)20的計(jì)數(shù)器為例

測試代碼

2.2 綜合結(jié)果

綜合后的網(wǎng)表可知,6位的計(jì)數(shù)器由6個(gè)LUT和6個(gè)FF實(shí)現(xiàn),多余的一個(gè)連接到rst的LUT1是用于取反,因?yàn)閞st低電平復(fù)位

2.3 仿真結(jié)果

下圖仿真中,計(jì)數(shù)輸出out在計(jì)數(shù)到19后從0開始,符合預(yù)期



Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
延川县| 岱山县| 正定县| 宜州市| 鄂托克旗| 石渠县| 通江县| 麻阳| 财经| 怀远县| 温州市| 调兵山市| 精河县| 鄄城县| 兴义市| 克东县| 芷江| 仙游县| 文化| 茌平县| 万宁市| 大田县| 同德县| 开鲁县| 江达县| 磐石市| 灌阳县| 平乐县| 咸宁市| 抚松县| 泰安市| 攀枝花市| 鹿邑县| 桃源县| 郴州市| 邹城市| 灌南县| 安陆市| 永济市| 道真| 平远县|