第五章 時序邏輯電路 大綱

1.小規(guī)模時序邏輯電路：考察①分析方法&②設(shè)計方法

分析指的是，給了我們一個由觸發(fā)器構(gòu)成的時序邏輯電路，讓我們分析這個電路的功能；設(shè)計過程指的是給我們一個實際問題，讓我們用小規(guī)模時序邏輯電路來實現(xiàn)，這時就是把問題轉(zhuǎn)化為邏輯問題，化為真值表，進行化簡，得到時序邏輯電路，這是難點。

2.中規(guī)模時序邏輯電路：

“計數(shù)器”屬于必考內(nèi)容，比有一道大題。

中規(guī)模時序邏輯電路的分析問題：給出一個寄存器電路，這個寄存器是幾進制的，形成了一個什么樣的輸出

用方程來描述時序邏輯電路，需要有三個方程：

<1>輸出方程，最終輸出Y和輸入X之間的關(guān)系，Y=F（X，Q）

<2>驅(qū)動方程，輸入觸發(fā)器的輸入端Z的方程，Z=F（X,Q）

<3>狀態(tài)方程，觸發(fā)器的輸出端的方程，Q*=F（Z,Q），觸發(fā)器的輸出和上一時刻觸發(fā)器的狀態(tài)Q以及輸入Z的關(guān)系。

另外觸發(fā)器本身還有一個特性方程。

由JK觸發(fā)器構(gòu)成的小規(guī)模時序邏輯電路，要求分析它的三個方程是什么，功能是怎么樣的。

“狀態(tài)方程”怎么寫，最簡單是“激勵方程”，輸入觸發(fā)器的輸入端Z的方程，根據(jù)組合邏輯電路把各個觸發(fā)器輸出和該觸發(fā)器輸入之間的的關(guān)系寫出來就行；之后再把激勵方程帶進觸發(fā)器的“特性方程”，就得到了該觸發(fā)器的“狀態(tài)方程”

第二問：畫出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，并分析電路實現(xiàn)了什么功能。（描述出Q和Q*之間的關(guān)系，利用上一問求解的方程求出來就行，上一次的狀態(tài)求解出來就是這一次的狀態(tài)）

三位二進制應(yīng)該有8位才對的，但是我們能循環(huán)的這一套狀態(tài)轉(zhuǎn)換表只有7個，還有一個去哪里了？這個被稱為“無效態(tài)”，就是不在我們這個大狀態(tài)循環(huán)里面的那個狀態(tài)，在這里是“111”。

那么這個電路實現(xiàn)了什么功能？

實現(xiàn)了一個記7的加法計數(shù)器的功能。

設(shè)計方法：

例題：實現(xiàn)一個串行數(shù)據(jù)監(jiān)測器

S2和S3是等價的，因為S2和S3在相同的輸入的條件下都指向了相同的狀態(tài)，且輸出也一樣，S2,S3輸入為0的時候，都指向S0，且輸出為0；輸入為1的時候，S2，S3輸出都為1，且都指向S3,證明了在相同的狀態(tài)下都有相同的輸出，并且轉(zhuǎn)移到相同的狀態(tài)中去，意味著S3和S2是等價態(tài)，而等價態(tài)是可以消去的。

5.2中規(guī)模的時序邏輯電路

重點在于：我們要知道“計數(shù)器的封裝是怎么的”“它的功能表有哪些特點”“如何應(yīng)用功能表來構(gòu)造相應(yīng)的進制”

C是叫做進位輸出，LD一般叫做“置位端”，RD叫做“清零端”；我們要根據(jù)芯片來看功能表，來看它是怎么計數(shù)的，除了正常的計數(shù)外是否還有其他功能。

構(gòu)造六進制計數(shù)器：

以上是計數(shù)器的設(shè)計問題，還會考分析題，讓我們分析這個電路是“幾進制的”&“畫狀態(tài)轉(zhuǎn)換圖”：

圖中74LS161芯片是16進制的，用的是異步清零做的，Q0~Q3當(dāng)狀態(tài)為0101，它會強制清零，注意，我們平常畫的時候Q3是高位，所以計數(shù)到1010，由于是異步清零，1010不是一個穩(wěn)定的狀態(tài)，是臨時態(tài)，一閃而過，畫虛線。有10個狀態(tài)，所以這是一個十進制的計數(shù)器。

但是161芯片有16個狀態(tài)，現(xiàn)在只用了11個，還有5個，也得補到狀態(tài)轉(zhuǎn)換圖里面，怎么補，代入里面算一下，無效態(tài)都會指向初始態(tài)。

如果我們想構(gòu)造一個100進制的計數(shù)器，單芯片就不行了，所以這種情況我們就用兩顆或者多顆來構(gòu)造。下面來看芯片的級聯(lián)問題：

并行法：將進位輸出直接給到使能，但是它這里的雜音太大了，聽不清，哭了，之后聽詳細的課吧，不管了。

串行法：講地位芯片的進位信號作為高位芯片的時鐘輸入，但是中間要加一個非門，保證是一個10×10的：

好了，聽完了，完結(jié)撒花，有了一個大概的印象，我要去聽詳細的課程啦！